安徽师范大学电子设计实验本科教学大纲

安徽师范大学皖江学院电子信息系电子设计自动化实验大纲
第页1
《电子设计自动化》实验教学大纲
一、实验的性质与任务
本课程其目的是培养学生的系统设计能力，以适应电子信息时代对学生知识结构和
能力的要求。主要任务是系统阐述复杂电子系统设计和实现中的有关概念、原理和方法，
电子系统的高层设计理念、一般性设计方法与步骤，电子系统工程实现中常见实际问题
的处置原则及方法等；从传统手工设计方法与步骤到 EDA 设计方法与步骤；从 PCB 板上
集成系统到芯片上集成系统的设计方法与步骤等。通过本课程的学习，学生应当初步具
有从事简单电子系统的设计和开发能力。
二、实验目的与要求
通过 EDA 实验教学，使学生深化对所学课程理论知识的理解；了解 EDA 技术的应用
与发展状况；掌握和使用 Max＋plus II 开发系统进行电子系统的全加器设计、逻辑电
路的仿真、测试，培养学生综合运用所学知识分析处理工程实际问题的能力；掌握电子
线路硬件描述语言（VHDL），实现 3-8 译码器仿真设计和十进制计数器的设计实现和波
形验证；通过十进制数字钟的综合性实验过程培养创造性思维能力、实践能力、工程实
践能力和科学严谨的工作作风。
三、实验项目及内容提要
课程性质：必修课先修课程：电子技术基础
总学时： 18 实验个数：6
开课学院：皖江学院适用专业：电子信息工程专业
大纲执笔人：教学院长审定：
教研室主任审核：
安徽师范大学皖江学院电子信息系电子设计自动化实验大纲
第页2
春季学期
序
号
实验名称
学
时
必
开
选
开
实验类型
内容提要验
证
基
本
操
作
综
合
设
计
1
Max Plus II 环境的
使用
3 √ √
学习 Max Plus II 环境的使用；验证 8 选 1 的
数据选择器电路
2 组合逻辑电路设计 3 √ √ 用原理图输入法设计一个一位全加器电路
3
时序逻辑电路
3 √ √
用原理图输入法，设计十进制计数电路，并用
数码管显示电路显示 0 到 9 的数字
4
组合逻辑电路的VHDL
模型
3 √ √
用 VHDL 语言设计实现 3-8 译码器, 通过仿真或
观察波形图验证设计的正确性。
5
时序逻辑电路的VHDL
模型
3 √ √
用 VHDL 语言设计实现十进制计数器, 通过仿真
或观察波形图验证设计的正确性。
6 数字钟 3 √ √ √
设计数字钟，具有时、分、秒计数显示功能，
并且具有清零，调分和调时的功能，而且在接
近整点时间时能提供报时信号。学习大型项目
中总体电路的模块化设计。
四、实验报告的形式
独立完成实验报告，分析实验数据，得出实验结果。并且在实验报告写明实验操
安徽师范大学皖江学院电子信息系电子设计自动化实验大纲
第页3
作步骤，注意事项，电路设计思想，以及 VHDL 的源代码等。
五、本课程实验考核方式、方法以及成绩评定方法
考核由实验过程考核(实验操作)，实验独立完成情况，实验报告以及签到情况进
行综合评定。
六、实验应配套的主要仪器设备名称、型号及台(套)数
计算机系统 20 台
EDA 实验箱 20 套。
七、使用教材与教学参考书目
【使用教材】
《EDA 技术实验》，自编， 2006 年 1 月。
【教学参考书目】
1. 潘松，黄继业, 《EDA 技术实用教程》, 科学出版社，2005 年第 2 版
2. 边计年、薛宏熙，《用 VHDL 设计电子线路》，清华大学出版社，2000 年 8 月
3. 朱正伟，《EDA 技术与应用》，清华大学出版社，2005 年 10 月