|
共 8 页 第 1 页
电子科技大学
2015 年攻读硕士学位研究生入学考试试题
考试科目：836 信号与系统和数字电路
数字电路部分
一、单项选择题：（每小题 2 分，共 16 分）
（1）、若函数 DCBA
F ,,,1 )15,13,12,9,6,5,2,0( ， DCBA
F ,,,2 )15,13,10,9,6,3,2,0( ，
DCBA
F ,,,3 )12,10,5,3( ，则有（ ）。
A．
D
FF 12 B. '213 FFF C.
D
FFF 213 D. 213 FFF
（注：F2’表示 F2 取非；F2
D
表示 F2 的对偶式）
（2）、已知 '''' XYZXYWZWXZWYF ，用如图 1.1 所示的“与非—异
或”电路实现 F，要求两个与非门的输入只能为原变量，则两个与非门
的输入分别为（ ）和（ ）。
A．（W，X），（Y，Z） B．（W，Y），（X，Z）
C．（W，Z），（X，Y） D．（W，Y），（X，Y）
（3）、 X 为 3 位无符号二进制数，Y=X2
+X，要实现 Y，至少需要用（ ）片 74x138（三—
八译码器，输出为低电平有效）和（ ）个与非门。
A．（1），（4） B．（1），（5） C．（1），（6） D．无法实现
（4）、某 8 位比较器能够比较输入 P、Q 的大小，其输出 FP=Q 和 FP>Q 均为低电平有效（即 P=Q
时 FP=Q=0，P>Q 时 FP>Q=0）。要产生高电平有效的 FPQ 接到（ ）实现。
A．与门 B．或门 C．与非门 D．或非门
（5）、下列存储单元中，不能用来构成移位寄存器的是（ ）。
A. 主从式 S-R 触发器 B. T 触发器 C. D 锁存器 D. 边沿触发式 J-K 触发器
（6）、如图 1.2 所示的地址译码电路，S0_L~S7_L 分别接到不同设备的使能端（低电平有效），
则在 A7~A0 为（ ）（用十六进制表示）时，S7 被选中。
A．2716 B．3716 C．4716 D．5716
，更多更新年份持续更新，请在本站的考博信息网|www.kaoboinfo.com中的“考研试卷库”学校栏目中查询下载。
|
您现在的位置： 
