国防科技大学 VLSI 设计考博真题

1. 考博信息网官网：http://www.kaoboinfo.com/
2. 国防科技大学历年考博真题下载专用页面：http://www.kaoboinfo.com/shijuan/school/408061_1_2568951.html

国防科技大学 VLSI 设计考博真题（精选）

一、真题文本

1. 请写出 NMOS 管沟道夹断饱和电流方程，简要说明饱和形成的机理。
2. 参照图 1，解释 CMOS 电路发生闩锁效应的机理，画出等效电路，给出预防闩锁的方法。

二、答案解析（附考点定位、核心要点及学科价值）

VLSI 设计核心解析

1. NMOS 管沟道夹断饱和电流方程及饱和形成机理

• 考点定位：MOS 管的器件特性模型，是数字 / 模拟集成电路设计的基础考点；
• 核心要点：

  （1）饱和电流方程：

  当 NMOS 管沟道夹断（\(V_{DS} \geq V_{GS} - V_{TN}\)，\(V_{TN}\)为阈值电压）时，饱和区电流方程为：

  \(I_{DS(sat)} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TN})^2\)

  其中，\(\mu_n\)为电子迁移率，\(C_{ox}\)为栅氧化层电容，\(W/L\)为宽长比。
  （2）饱和形成机理：

  NMOS 管工作时，栅极电压\(V_{GS}\)吸引衬底（P 型）中的电子形成导电沟道；当漏极电压\(V_{DS}\)增大到\(V_{GS} - V_{TN}\)时，漏端沟道处的栅 - 漏电压\(V_{GD} = V_{GS} - V_{DS} = V_{TN}\)，漏端沟道被 “夹断”；此后\(V_{DS}\)继续增大，夹断点向源端移动，但沟道有效电压（\(V_{GS} - V_{TN}\)）保持不变，因此漏极电流基本稳定，进入饱和区。
• 学科价值：是 MOS 管电路的直流工作点设计、驱动能力分析的核心模型，直接影响集成电路的性能参数。

2. CMOS 电路闩锁效应的机理、等效电路及预防方法

• 考点定位：CMOS 电路的可靠性问题，是 VLSI 设计中电路稳定性保障的核心考点；
• 核心要点：

  （1）闩锁效应机理：

  CMOS 电路的 P 衬底与 N 阱、N 阱与 PMOS 源极、P 衬底与 NMOS 源极之间形成寄生的 PNP 与 NPN 双极型晶体管，构成正反馈回路；当电路中出现大电流（如 ESD 冲击、过电压）时，寄生晶体管被触发导通，正反馈使回路电流急剧增大，最终导致电路烧毁。
  （2）等效电路：

  寄生 PNP 管的发射极（PMOS 源极，接\(V_{dd}\)）、基极（N 阱）、集电极（P 衬底）；寄生 NPN 管的发射极（NMOS 源极，接\(V_{ss}\)）、基极（P 衬底）、集电极（N 阱）；两管基极 - 集电极相连，形成正反馈的闩锁回路。
  （3）预防方法：
  • 增加衬底 / 阱的接触孔密度，降低寄生晶体管的基极电阻；
  • 采用阱隔离技术，切断寄生晶体管的电流路径；
  • 在输入 / 输出端口增加 ESD 保护电路，抑制大电流冲击；
  • 采用 SOI（绝缘体上硅）工艺，从结构上消除寄生晶体管。
• 学科价值：是 CMOS 集成电路可靠性设计的关键，直接决定芯片的工作稳定性与使用寿命。

1. 考博信息网官网：http://www.kaoboinfo.com/
2. 国防科技大学历年考博真题下载专用页面：http://www.kaoboinfo.com/shijuan/school/408061_1_2568951.html